Teaching
课程信息
面向本科生开设三门课程，分别从器件、电路与架构三个入口进入同一个问题：智能计算的硬件基础是如何构成的。
人工智能的硬件基石：从物理器件到计算架构
| 开课单位 | 北京大学元培学院 |
|---|---|
| 学期与对象 | 2025 年春季学期，本科生，32 学时 |
| 授课角色 | 主讲教师 |
| 课程网站 | aiarchpku.com |
课程从半导体器件的物理机制出发，逐步搭建到芯片架构：晶体管与存储器件的工作原理，忆阻器、相变存储器等新型器件的特性，如何用这些器件构成计算单元，以及计算单元如何组织成能够运行神经网络的架构。核心问题贯穿始终：人工智能的算力究竟从哪里来，又受什么限制。
教学评估在元培学院四十余门选修课中列第 3 名，课程材料入选北京大学数字精品教材工程。
主要内容
- 半导体器件基础与工艺微缩的物理极限
- 存储层次结构与访存瓶颈的由来
- 新型非易失器件的物理特性及其计算含义
- 存算一体的基本原理与主要设计权衡
- 神经网络加速器的数据流与并行模式
- 能效评估方法：从器件指标到系统指标
智能硬件体系结构
| 开课单位 | 北京大学元培学院 |
|---|---|
| 学期与对象 | 2024 年秋季学期、2025 年秋季学期，本科生，34 学时 |
| 授课角色 | 主讲教师 |
| 课程网站 | aiarchpku.com |
课程以体系结构的视角展开，讨论智能计算负载对硬件提出了哪些新要求，以及现有架构在哪些地方无法满足这些要求。内容涵盖处理器基础、存储系统、片上网络、专用加速器设计，并结合实验室的研究实例讨论新型架构的设计取舍。
主要内容
- 指令集与微架构基础，流水线与并行技术
- 缓存与存储系统，访存墙的定量分析
- 片上网络的拓扑、路由与流控
- 神经网络加速器：脉动阵列、数据流与调度
- 专用架构的设计方法：从负载分析到架构参数
- 案例研究：可微分神经计算机、神经微分方程、编解码芯片
基于 AI 的数字系统设计
| 开课单位 | 北京大学信息科学技术学院 |
|---|---|
| 学期与对象 | 2026 年秋季学期，本科生，54 学时 |
| 授课角色 | 主讲教师 |
| 课程网站 | aiarchpku.com |
本课程旨在应对摩尔定律极限下，芯片复杂度指数级增长与传统基于 HDL 的手工设计难以实现 PPA 最优闭环、开发周期长、迭代速度慢的严峻挑战。课程聚焦基于 AI 的数字前端设计，致力于打破学科壁垒，培养既精通逻辑设计与时序分析，又具备「AI for Hardware」思维的交叉型人才。
课程将紧跟前沿，培养学生利用机器学习模型生成从简单到复杂的数字集成电路与系统设计代码，推动从自然语言需求到硬件逻辑的自动化转化，并进行参数寻优、拥塞预测、数据流评估、功耗优化等，提升硬件性能、缩短迭代周期。学生将在实战中解决真实数字电路与架构设计中的 PPA 优化难题，树立产学研结合的工程实践观，成为掌握 AI 赋能工具链的新一代数字前端设计专家。
教学方式与考核
课堂讲授，配合 3 次实验、1 次期中项目与 1 次期末项目：
- 实验一：组合逻辑
- 实验二：时序逻辑与状态机
- 实验三：AI 辅助验证
- 期中项目：AI 芯片中的脉动阵列及其状态机设计
- 期末项目：复杂系统级 NoC 集成设计
此前的教学经历
在斯坦福大学与密歇根大学求学期间担任下列课程助教。以下链接指向各校公开的课程页面，内容以校方当前版本为准。
- Stanford EE271Introduction to VLSI Systems（数字芯片设计）助教
- Stanford EE214AFundamentals of Analog Integrated Circuit Design（模拟集成电路设计）助教
- Stanford OnlineEE214A 在线课程页面
- Michigan EECS 427VLSI Design I（VLSI 设计，Zhengya Zhang 教授教学页面）助教
- Michigan EECS 470Computer Architecture（计算机体系结构，课程官网）助教
课程与科研的衔接
课程实验与实验室课题之间保留了通路：学生在「基于 AI 的数字系统设计」中完成的脉动阵列与 NoC 集成设计，可以延续为本科生科研训练的起点；「人工智能的硬件基石」中的器件建模作业，使用的是实验室实测数据拟合的紧凑模型。
希望进一步参与研究的同学，可以在课程结束后直接联系，或参加实验室每学期的开放组会。相关安排见联系我们。